El también estudiante del Doctorado en Ciencias de la Ingeniería agregó que el diseño del chip permite generar un nuevo resultado en dos ciclos de reloj, unidad base de medida de la velocidad de una computadora, cuando un procesador puede llevarse de seis a 10 ciclos en el mismo proceso.
“Esto ahorra tiempo y suma eficiencia, porque al producir más operaciones en menos ciclos de reloj se ahorra energía, que es una variable muy importante en los diseños actuales, cada vez más se desea que los diseños consuman menos energía para darle más autonomía a los equipos”, apuntó.
A su vez, el coordinador de la Licenciatura en Ingeniería Electrónica, José Luis Pizano Escalante, expresó que la principal característica del desarrollo es que la operación matemática está implementada directa en una pieza de hardware, “no la realiza un procesador, como normalmente sucede, eso la hace sumamente rápida”.
Por su parte, el profesor Omar Longoria, explicó que cuando se habla por celular “lo que escucha la otra persona en su bocina no es directamente la voz, en realidad el teléfono reinterpreta la voz como información binaria y la envía a través de frecuencias a las torres de teléfonos celulares, que a su vez amplifican la señal y la direccionan hacia el celular receptor, el cual decodifica la información para traducirla nuevamente en sonido”.
Detalló que para procesar estas señales es necesario hacer una serie de cálculos, entre los cuales están la raíz cuadrada y su función inversa.
“Normalmente, estas operaciones matemáticas se implementan utilizando instrucciones de software del procesador de cada teléfono, por lo que investigadores del ITESO ideamos una manera de incorporar esta función en un chip digital que acelera este cálculo y que, por tanto, hace más eficiente el procesamiento de señales”.
Precisó que el cálculo de la raíz cuadrada y su función inversa se utiliza en otras aplicaciones que pueden ser utilizadas en diversas áreas relacionadas, “principalmente, con la industria tecnológica, como inteligencia artificial, machine learning, comunicaciones digitales y videojuegos, entre otras, este chip digital se puede incorporar a este tipo de sistemas”.
“Se trata de un desarrollo en el que la idea, la implementación, el algoritmo, el diseño y la validación son 100 por ciento mexicanas”, señaló el investigador del Instituto Tecnológico y de Estudios Superiores de Occidente (ITESO).
Indicó que, aunque el algoritmo está originalmente montado en un chip de 130 nanómetros que opera a 50 megahercios, convirtiéndolo en un desarrollo de bajo consumo energético, la industria puede adaptar este desarrollo a otras necesidades”.
Añadió que esta tecnología, trabajada en colaboración con investigadores del Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional (Cinvestav) Unidad Guadalajara y de la Universidad de Quintana Roo, derivó en la patente otorgada en marzo de 2018, "Cálculo rápido del recíproco de la raíz cuadrada en punto fijo". Así como en una publicación en la revista indexada Integration, the VLSI Journal.
Enfatizó que con desarrollos como este y el trabajo realizado por alumnos, académicos y egresados de Ingeniería Electrónica y de programas académicos como la Maestría en Diseño Electrónico y las especialidades en Sistemas Embebidos y en Diseño de Sistemas en Chip, “el ITESO se ha convertido en una institución pionera en el país en materia de diseño digital de circuitos integrados”.
“Existen instituciones y centros de investigación que han trabajado fuertemente en el tema, pero más enfocados al desarrollo de circuitos integrados analógicos, ese también fue el punto de partida para que ITESO comenzara a impartir diversos programas de posgrado”, dijo.